为什么存储芯片制程低于逻辑芯片？-深圳市芯锐诺科技有限公司

新闻中心

News Center

联系我们

深圳市芯锐诺科技有限公司

服务热线：19925317074/13828762419

公司电话：0755-28348121

邮箱：sales01@xrn-tech.com

地址：广东省深圳市龙华区民治街道龙胜路融创智汇大厦C座811

为什么存储芯片制程低于逻辑芯片？

在进入深亚微米以后，存储芯片的node和逻辑芯片的node已经不是一个概念了。很久以前芯片的node是用half pitch/栅极长度来定的，比如intel 0.5 µm 工艺的Lg= 0.5 µm，它的half pitch也是是 0.5 µm，这两个数值是一致的，这个对于存储芯片也一样。但是到了1997年，这两个数值开始偏离的，因为intel开始追求更小的栅极长度而不是更高密度的芯片（栅极长度决定芯片的速度）比如Intel的0.18的制程对应的half pitch其实 230nm。但是存储芯片还是在追求更高密度的集成度，所以half pitch还是memory追求的目标。

到了FINFET时代，node的概念就更混乱了，简直是一个数字各自表述。不过基本上intel22nm=TSMC16nm=SAMSUNG14nm，看上去只有Intel的数字比较靠谱，其他厂的水分都太高了

微信截图_20210107153003.png

在储存芯片方面，相对简单一点，不过最小pitch的定义各厂也略有不同，micron是用word line的pitch, 韩系厂则是用active的pitch. 不过最简单的还是看DRAM的容量

微信截图_20210107153008.png

最后再解释一下为什么定义half pitch比单纯追求栅极长度的最小要难：对于光学成像的光刻技术，最小的分辨率是在于解析两个最小间距的图形的能力。也就是说做一个图形，再小都可以做到，但是要把两个最小图形区分开来才是光刻的极限。道理跟光学上的瑞利判据是一个道理，所以存储芯片的14nm就要比逻辑芯片的14nm的难度高。不过这是纯粹从光学角度上来说的，其实存储芯片的设计和良率要求与逻辑芯片差异很大，所以综合难度（defect, OPC）上来说其实差不多的, 所以现阶段半导体的最高水平还是以逻辑芯片为指标的，看intel, Samsung 和TSMC拼的你是我活就知道了

微信截图_20210107153015.png